289
2022-09-22 12:55因为电脑关机的时候，
原理是先将电脑中开启的应用程序关闭，
然后关闭系统中的服务，
然后在关闭电脑中的一些连接之类的东西。
这些都是电脑自动关闭的，最后电脑就完全关闭了。
所以说，电脑在“关机的时候停留在windows正在关机的界面就没反应了”。是因为电脑在关闭以上我所说的过程中，可能那个地方出现了卡死现象。
只要电脑没有病毒或者文件损坏，出现这个问题不要在意的。
电脑在下一次的启动会自动修复磁盘的。
在原理图设计图样上放置原器件是？
首先建立一个工程（怎样建立一个工程，工程的设置），然后绘制原理图：选中PC Board Wizard 这个选项。选项Analog or Mixed A/D 用来建立PSpice仿真工程的。然后选择一个合适的地方存储你的工程。在下一步中不要选择enable project simulation。然后点击NEXT.然后在下一步中，添加CONNECTOR,DIscrete，和OPAmp元件库。在放置元件之前，需要先将place grid 选中（选中了就是灰色的，如果不选中的话，放置的元件将会不能连上wire，因为元件的管脚没有放置在grid上，但是wire一般都是根据grid进行连接的）。然后是放置元件，放置元件，需要到库中寻找。就需要对绘图的软件的库文件有一些了解（库文件的特点以及分布特点）。当放置某些元器件的时候，如果没有，还需要自己根据datasheet建立自己的库文件（怎样建立库文件）。原理图的最终效果图如下：有源元件一般都有电源引脚也是接电源的那个供电的引脚一般是VCC之类的，这些引脚有几种情况，比如：这个引脚（Pin）定义的类型为power类型，但是这个Pin是隐藏的，不可见的，或者是一个power类型的，但是可见的。或者是这个Pin的类型是（passive或者input等），一般是可见的。可见的意思是说这个Pin对于连接导线的工具（wire）来说说可见的，并不是针对的用户，不过一般情况下，一个不可见的Pin对于用户来说一般也是不可见的。对于数字元件来说，一般是不可见的power类型的引脚。但是对于模拟器件，尤其是放大器，通常一个引脚要么是可见的power类型的引脚，要么是可见的非power类型的引脚。 如果一个元件的供电引脚是一个power类型的引脚而且是不可见的，你不能直接的将它连接到一个wire（net）上。一个不可见的power类型的pin是一个net而且是全局的。可以通过取相同的名字将一个元件的power类型的pin连接到一个power symbol。为了建立连接你需要在原理图上放置一个power symbol （全局的）。Power Symbol 一直是可见的并且wired 到一个板子接口的插座上（connect）上，或者是一个仿真的供电电源上（PSpice power）。可以修改power pin的名称或者power symbol的名称，使它们属于同一个网络如果一个供电引脚是power类型的pin ，而且是可见的，可以直接的用wires 连接上，也可以应用power类型的pin的全局的属性应用power symbols 。如果应用全局特性名字应该一样，如果是直接连接就不用考虑名字的改变了。如果你应用一个有多个part的封装的时（比如一个有四个放大器，共享powerpin ），所有在放置在原理图中的属于这个封装中的part，必须让他们的电源供电引脚以相同的方式连接。要么都是全局的，要么全都是通过wire连接的。如果一个元件的供电引脚不是一个power类型的引脚（pin），你必须应用一个wire去连接那个pin到其他的物体，比如一个power symbol 或者一个板子的接口（connect）。如果一个放置了多于一个part从一个有多个part的封装中（而且这个封装的供电引脚不是power类型的），只需其中一个part 的供电引脚连接，（当然你也可以将所有的供电引脚都连上），（通过看第七章了解一下更多关于pin类型的信息）Zero-length power pins 和 line-length power pins 对于wire都是可见的，但是对于用户来说zero-length pins 是不可见的。放置power symbol（比如vcc，gnd等等）。他就是常见的电路中的各种电源符号。当在原理图上修改一个元件的封装的时候（也可以对一个元件的单个的引脚进行单独的操作），design cache 与part library 之间的连接就被打破了，在本章的最后详细的讲述细节在管理design cache方面。（关于design cache。Cleanup cache 移除从design cache 移除不用的元件。）。为PCB设计做好准备：当所有的元件之间的连接都完成之后，下一步就是准备制作一个LAYOUT netlist了。（1） 保证所有的元件的封装都安排上了（2） 给相关的元件分组（3） 执行一次annotation（4） 清除design cache（5） 在原理图中执行一次DRC（6） 生成网络表Grouping related Components可以将同一部分的电路（比如运放和他的引脚上的那个滤波电容）作为一个组（group），这样生成网络表的时候，导入PCB，可以使在PCB中放置元件更加的容易，分组号信息将在原理图中安排并且导入到Layout中去。执行annotate，通过软件制动对元件设置标号。并且为每个元件指定PCB封装。绘制完毕原理图的时候，执行一次原理图的DRC检查，看一下你的设计上并不是遵守设计规则。如果没有错误，就生成网络表netlist。不要关闭原理图工程，以便原理图与PCB图之间进行交流。然后开始进行PCB板的设计：首先要分析一下板子的需求，根据设计中用到的元件的类型（封装和安装类型），得出板层的层数，走线的宽度和布线的间隔的需要。设计中用到了贴片和直插元件还有8个脚的SOIC元件。设计的需要在下图中列了出来。这个图显示了板子的主要需求。以为至少需要两个电源和一个ground电源层，而且至少需要两个布线层。（除非跳线），那就需要5层了，因为大多数的多层板是由双层板的内核叠加而成，所以只可能得到偶数成的多层板。我们可以应用那个多出来的层作为一个额外的ground电源层，有很多的电源层的堆叠方法，（第6章中有介绍）。下图为设计的板层叠加图，这样可以表明两个不同的方法来定义电源层。(一般的PCB的设计时候的板子的层的分配情况)。走线的宽度决定于两个设计限制，（走线的宽度与电流的大小以及本身的阻抗的关系）第一个是需要的电流大小，第二个是走线的阻抗。通过datasheet我们可以知道，UA741的短路输出电流为40ma，为安全，设置为100Ma， 应用阻抗为1欧姆的铜板作为板层，通过第六章中的方程17或者第六章中的图表，最小的走线宽度是1.3mils对于inner layers 。0.5mils 对于outer layers 。所有的工艺图在9-4中，都比6mils要宽可以应用任意的工艺图。在第6章中你将会看到6mil的走线可以通过大约300ma的电流在内部的走线中，和大约600ma的电流在外部的traces上。在这个例子中，我们指定所有的信号都是非常低的频率（小于20khz）。所以走线的阻抗是不用考虑了。决定走线间的间隔那个运放需要双电源供电，可以高达正负15v（输入输出信号必须在这个范围之间），那么两个走线之间最大的压差就是30v，所以走线的空间间隔必须能够达到这个要求。如果为了安全起见，要用31—50v的标准，而且还要用到soldermask（阻焊剂），通过第6章的6-8，走线的空间间隔必须是4mil在内部层上，5mils 在外部层上。当你第一次打开一个设计的时候，Layout将会问你需要那个技术工艺文件，工艺图定义了板子的结构，并且设置了板子对于走线宽度，布线空间的要求（比如走线与走线之间，走线与焊盘之间），默认的grids，padstack，默认的颜色等等。一个完整的技术文档默认值设置以及特性在附录a中有介绍